Résumé: Le langage de description de matériel vhdl a été initialement défini pour être utilise dans le cadre de la simulation. Il s'est impose depuis plus de dix ans comme un standard incontournable pour la spécification comportementale des circuits numériques. Il a cependant rapidement été détourne de sa destination première pour être utilise comme langage d’entrée de la synthèse au niveau transfert entre registres. La synthèse a partir d'une description vhdl est un véritable problème car ce langage possédé une très forte sémantique de simulation. Aussi, afin d’éviter de prendre en compte cette sémantique complexe lors de la phase d'analyse de la compilation, tous les outils de synthèse imposent l'utilisation de motifs syntaxiques particuliers pour identifier facilement les éléments matériels qui sont modélises dans une description vhdl. Outre le fait que ces motifs limitent fortement le style de description et restreignent la puissance de vhdl, ils remettent gravement en cause la portabilité du langage car ils différent d'un outil de synthèse a l'autre. Dans cette thèse nous proposons une méthode d'analyse diamétralement opposée. Elle s'appuie exclusivement sur la sémantique de simulation du langage pour identifier avec précision tous les éléments matériels nécessaire a l'implantation d'une description vhdl. Un prototype logiciel s'appuyant sur cette méthode d'analyse sémantique a été implante. Il nous a permis de montrer sur une centaines d'exemples l’efficacité de notre méthode autant d'un point de vue qualitatif que quantitatif.

Paris:
Langue: Français
Collation: 255 p. ill. ;30 cm.
Diplôme: Doctorat
Etablissement de soutenance: Paris, Université Pierre et Marie Curie
Spécialité: Informatique
Index décimal 621.398 .Équipement informatique de communications et d'interfaçage, périphériques informatiques (systèmes de communication)
Thème Informatique

Mots clés:
Circuits électroniques :Calcul
Sémantique (philosophie)
VHDL (langage de description de matériel informatique)

Note: Bibliogr. pp.191-195