Résumé: Ces dernières années ont vu l'émergence de microprocesseurs intégré dans une pléthore d'appareils utilisés dans la vie quotidienne. Architectures embarquées sont personnalisés grâce à des critères méticuleux et à un processus de conception chronophage pour répondre à des contraintes strictes en termes de performances, de surface, de puissance et de coût. Dans systèmes embarqués, le coût de la hiérarchie mémoire limite sa capacité à jouer un rôle central rôle. Cela est dû à des contraintes strictes qui limitent fondamentalement la taille physique et complexité du système de mémoire. Les systèmes embarqués utilisent de plus en plus des caches sur puce dans le cadre de leur système de mémoire. L'organisation du cache existant souffre de l'impossibilité de distinguer différents types de localités. Cela provoque un déplacement inutile des données entre les niveaux de la hiérarchie de la mémoire et des augmentations du taux d'échec. Dans notre travail, nous proposons des données fractionnées architecture de cache pour les applications multimédias embarquées qui vont regrouper la mémoire accède en tant que références scalaires ou de tableau en fonction de leur localité inhérente et de leur volonté mapper ensuite chaque groupe sur une partition de cache dédiée.

Batna:
Langue: Français
Collation: 120 p. ill. ;30 cm.
Diplôme: Magister
Etablissement de soutenance: Batna, Université El Hadj Lakhdar. Faculté des Sciences de l'Ingénieur
Spécialité: Informatique industrielle
Thème Informatique

Note: Bibliogr. pp.106-111