Résumé: Dans la conception des architectures de commutateures à hauts débits utilisés dans les réseaux Ethernet et ATM, se pose de nos jours, le problème de l'inadéquation de la vitesse des lignes de transmission, à celle des commutateurs conçus à base de composants électroniques. Dans un souci de rapidité, les fonctionnalités des commutateurs de paquets à hauts débits , sont généralement réalisées par matériel. Les architectures de commutateurs avec des tampns en entrées, et celles basées sur l'emploi des tampons en entrées et en sorties combinés, représentent les solutions les plus prometteuses, pour répondre d'une part, aux débits sans cesse croissants des lignes de transmission, et d'autres part, aux besoins en commutateurs de grandes capacités reliant un nombre de plus en plus important d'utilisateurs. L'ordonnanacement préalable des paquets avant de les transmettre est l'une des fonctions d'une telle architecture. Les solutions théoriquement valides, basées sur des modéles mathématiques, et visant les performances élevées ont été proposées, et plusieurs algorithmes performants ont écrits à cet effet. Cependant, la plupart d'entre eux introduisent une grande complexité en temps et en matériel qui influe sur le coût du commutateur, et rend délicate sa réalisation matérielle. Dans la pratique, les algorithmes réellement adoptés, sont ceux qui font appel à de simples heuristiques, n'introduisant pas une grande complexité...

Batna:
Langue: Français
Collation: 144 p. ill. ;30 cm.
Diplôme: Doctorat d'état
Etablissement de soutenance: Biskra, Université Mohamed Khider. Faculté des Sciences et Sciences de l'Ingenieur
Spécialité: Informatique
Index décimal 621 .Physique appliquée (électrotechnique, génie civil, génie mécanique, ingénierie appliquée, principes physiques en ingénierie)
Thème Informatique

Mots clés:
Crossbar
réseau d'interconnexion multi-étages
commutateur
matrice de communication

Note: Bibliogr. pp.115-119; Annexe pp.120-144