

République Algérienne Démocratique et Populaire
Ministère de l'enseignement supérieur et de la recherche scientifique

Université Colonel Hadj-Lakhdar Batna
Faculté des sciences de l'ingénieur
Département d'Informatique



Mémoire

En vue de l'obtention du diplôme de
MAGISTÈRE

Option

Informatique Industrielle

Optimisation des Ressources dans les Systèmes Embarqués

Présenté et soutenu par

Belkhiri Hadda

Date de soutenance : 13/10/2010

Composition du jury :

1. *Dr. A. Bilami (Université de Batna) Président du Jury*
2. *Pr. M. Benmohammed (Université de Constantine) Rapporteur*
3. *Dr. B. Belattar (Université de Batna) Examineur*
4. *Dr. S. Merniz (Université de Constantine) Examineur*
5. *Dr A. Chaoui (Université de Constantine) Examineur*

Année universitaire : 2010-2011

Remerciements

Avant tout, je remercie dieu le tout puissant pour la force, la volonté et la patience qu'il m'a donné pour réaliser ce travail.

J'exprime mon extrême gratitude à mon encadreur Pr. Benmouhamed Mohamed pour son aide, sa compréhension, sa patience et ses judicieux conseils tout au long de ce travail.

Je tiens à remercier Dr. A. Bilami, maître de conférences à l'université de Batna pour l'honneur qu'il me fait en acceptant d'être le président de Jury.

J'adresse également mes remerciements à messieurs : Dr. B. Belattar, Dr. S. Merniz et Dr. A. Chacui d'avoir accepté d'être présents dans le jury.

Mes remerciements s'adressent également à M^{er}. Nekkache Mabrouk de l'université de Sétif pour son aide appréciable lors de la configuration des différents simulateurs sous Linux.

Enfin, je remercie mes chers parents et mon mari Yacine pour leurs encouragements, soutien et aide tout au long de ce travail.

Mme Belkshiri Hadda

Dédicace

Je dédie ce modeste travail à :

■ *A l'âme de ma chère et regrettée fille Maria Malak que le bon dieu a
choisi pour être avec les anges du paradis.*

■ *Mes chers et adorables parents (que dieu les garde inchallah)*

■ *Mon mari Yacine*

■ *Mes chers frères et chères sœurs*

■ *Mes beaux frères et belles sœurs*

■ *A tous mes neveux et nièces*

■ *A toutes mes amies du CFA Batna3 et plus précisément à : Naziha*

Sahraoui, Sihem bendris, Samira Bahaz, Samia Aitouche, Amina

Boulekfouf, Habiba Bengouga, Zidani Ghania et Amel Yahia Bey.

Mme Belkhirî Hadda

TABLE DES MATIERES

Abstract	iv
Liste des figures	v
Liste des tableaux	viii

INTRODUCTION GENERALE	1
------------------------------------	---

CHAPITRE I

INTRODUCTION AUX SYSTEMES EMBARQUES

Introduction	5
I.1. Structure d'un système embarqué	6
I.2. Caractéristiques d'un système embarqué	7
I.3. Méthodologies de conception des systèmes embarqués	9
I.3.1. Approches de conception des systèmes embarqués	10
I.3.1.1. Approche conventionnelle du Codesign	10
I.3.1.2. Approche basée sur Modèle	13
I.3.2. Démarches de conception	15
I.3.2.1. La conception ascendante (bottom up)	15
I.3.2.2. La conception descendante (Top down)	16
I.4. Synthèse des circuits	16
I.4.1. Niveaux d'abstraction	16
I.4.2. Les différents niveaux de synthèse	17

CHAPITRE II

LES MEMOIRES DANS LES SYSTEMES EMBARQUES

Introduction	21
II.1. Classification fonctionnelle des mémoires	21
II.1.1. Les mémoires mortes	21
II.1.2. Les Mémoires vives	22
II.1.3. La mémoire Flash	24
II.2. Les nouvelles alternatives des RAM	24

II.3. La hiérarchie mémoire	26
II.3.1. Approches de conception d'une hiérarchie mémoire	27
II.3.1.1. Mémoire cache gérée de façon matérielle	28
II.3.1.2. Mémoire cache gérée de façon logicielle	33
II.3.1.3. Création d'une hiérarchie mémoire dédiée	35
II.3.2. Mesures de performances du cache	36
II.3.3. Interaction et influence des différents paramètres	37
II.4. Techniques d'optimisation du cache dans les systèmes embarqués	38
II.4.1. Augmentation de la capacité du cache et la taille de la ligne du cache	40
II.4.2. Augmentation de l'associativité	40
II.4.3. Le cache victime (victim cache)	41
II.4.4. Cache partitionné	42
II.4.5. La mémoire scratch pad	42
II.4.6. Le préchargement	44
II.4.7. Cache multi niveaux	45
II.5. Optimisation de la mémoire et placement dans le flot de conception	45
II.6. Stratégie globale de la synthèse de la mémoire	46
II.6.1. Choix d'une hiérarchie mémoire	48
II.6.2. Distribution des structures de données	49
II.6.3. Placement des structures de données	49
II.6.4. Ordonnancement sous contraintes mémoires	49
II.6.5. Génération des adresses	50
II.7. Applications cibles	50

CHAPITRE III

APPROCHES DU PARTITIONNEMENT DU DATA CACHE

Introduction	53
III.1. Architectures du cache partitionné	54
III.1.1. Partitionnement du cache selon la localité spatiale	54
III.1.1.1. Split Temporal/Spatial Cache (STS Cache)	54
III.1.1.2. Dual Data Cache	54
III.1.1.3. Selective and dual data cache	55
III.1.1.4. Array Cache	55

III.1.2. Partitionnement du cache selon la localité temporelle	55
III.1.2.1. Assist cache	55
III.1.2.2. Non Temporal Streaming Cache (NTS cache)	56
III.2. Partitionnement du Data cache pour les applications multimédia embarquées	56
III.3. Méthodes d'analyse du cache	58
III.3.1. Hardware Monitoring	58
III.3.2. La modélisation analytique.....	58
III.3. 3. Simulation	59
III.3. 3.1. La simulation dirigée par trace	59
III.3. 3.2. La simulation dirigée par exécution	63

CHAPITRE IV

ETUDE EXPERIMENTALE

Introduction	65
IV.1. Choix du simulateur	65
IV.2. Paramètres du Cache	66
IV.2.1. Capacité du cache	66
IV.2.2. Taille de bloc	68
IV.2.3. Associativité	69
IV.3. Mesures de performance	70
IV.3.1. Taux des défauts du cache	70
IV.3.2. Temps d'accès au cache	70
IV.3.3. Surface du cache	71
VI.3.4. Consommation d'énergie	71
IV.4. Les benchmarks	71
IV.5. Résultats expérimentaux d'un cache unifié (scalaire et tableau)	73
IV.5.1. Taux de défauts du cache	73
IV.5.2. Temps d'accès au cache	80
IV.5.3. Surface du cache	83
IV.5.4. Energie consommée par accès	84
IV.5.5. Calcul de l'énergie totale consommée par les benchmarks	86
IV.5.6. Interaction entre les paramètres: énergie, espace et temps d'accès au cache	89

IV.6. Résultats expérimentaux d'un cache partitionné (Scalar cache et Array cache)	91
IV.6.1. Paramètres du cache partitionné	91
IV.6.2. Mesures de performance	92
IV.6.3. Résultats expérimentaux du cache partitionné.....	93
IV.6.3.1. Cache des scalaires (Scalar Cache)	93
IV.6.3.2. Cache des Tableaux (Array Cache)	97
IV.6.3.3. Comparaison entre le cache partitionné (Array Cache & Scalar Cache) et le cache unifié	101
CONCLUSION	103

BIBLIOGRAPHIE

ANNEXES