

**République Algérienne Démocratique et Populaire**  
**Ministère de l'Enseignement Supérieur et de la Recherche Scientifique**

**Université de Batna**  
**Faculté des Sciences de l'Ingénieur**  
**Département d'Informatique**

**THESE**

**Présentée par**

**AMOKRANE Samah**

**En vue de l'obtention du diplôme de Magister en Informatique**

**Option : Informatique Industrielle**

**THEME**

**Algorithme Génétique pour le Problème d'Ordonnancement  
dans la Synthèse de Haut Niveau pour Contrôleurs Dédiés.**

**Soutenue le ..... devant le jury composé de :**

<b>Dr Abdelmadjid ZIDANI</b>	<b>M.C</b>	<b>Université de Batna</b>	<b>Président</b>
<b>Dr Mohamed BENMOHAMED</b>	<b>M.C</b>	<b>Université de Constantine</b>	<b>Rapporteur</b>
<b>Dr Azzeddine BILAMI</b>	<b>M.C</b>	<b>Université de Batna</b>	<b>Examinateur</b>
<b>Dr Mohamed Salah KHIREDDINE</b>	<b>C.C</b>	<b>Université de Batna</b>	<b>Examinateur</b>

## Résumé

Le progrès offert par la technologie de fabrication des circuits micro-électroniques a ouvert la voie à la conception de systèmes digitaux d'une grande complexité. D'où la nécessité progressive de concevoir des circuits à de plus haut niveaux d'abstraction comme le niveau algorithmique. La synthèse de haut niveau consiste en la traduction d'une description comportementale (algorithmique) en une description équivalente au niveau transfert de registres. Le processus de synthèse de haut niveau est composé de plusieurs phases entre autres la phase d'ordonnancement. Cette phase, qui a une grande influence sur la qualité du circuit final, définit une date d'exécution pour chaque opération de la description algorithmique tout en respectant certaines contraintes. Une grande variété d'algorithmes existe dans la littérature pour résoudre efficacement le problème d'ordonnancement, reconnu comme étant un problème NP-Complet.

Cette thèse présente un aperçu sur les différentes techniques d'ordonnancement connues actuellement. Ces algorithmes ont été classifiés, selon leur domaine d'application, en deux catégories : des algorithmes orientés flot de données et ceux orientés flot de contrôle. Pour chaque catégorie un ensemble d'algorithmes sont décrits brièvement. Finalement, on propose une technique d'ordonnancement GPBS, pour les circuits de contrôle, basée sur la combinaison de l'algorithme d'ordonnancement à base de chemins et d'un algorithme génétique.

**Mots-clés :** CAO/VLSI, Synthèse de haut niveau, Ordonnancement, Algorithme d'ordonnancement à base de chemin, Algorithmes génétiques.

## Abstract

The progress offered by the technology of micro-electronics circuits manufacture opened the way to the conception of digital systems of a big complexity. From where the progressive necessity to conceive circuits to higher levels of abstraction as the algorithmic level. The High-Level Synthesis consists in the translation of a behavioral description (algorithmic) in an equivalent description at the Register-Transfer Level. The High-Level Synthesis process is composed of several phases among others the phase of scheduling. This phase, which has a tremendous impact on the final design quality, defines a date of execution for every operation of the algorithmic description while respecting some constraints. A big variety of algorithms exists in the literature to solve efficiently the problem of scheduling, recognized as being an NP-complete problem.

This thesis presents a preview on the different scheduling techniques known currently. These algorithms have been classified, according to their domain of application, in two categories,: data flow oriented algorithms and those control flow oriented. For every category a whole of algorithms is described briefly. Finally, we propose a scheduling technique GPBS, for circuits of control, based on the combination of the Path-Based Scheduling algorithm and a genetic algorithm.

**Key-words:** CAD/VLSI, High-Level Synthesis, Scheduling, Path based scheduling algorithm, Genetic algorithms.

## Table des matières

<b>Chapitre 1 : Introduction .....</b>	1
1.1 Introduction .....	1
1.2 Structure du mémoire .....	2
<b>Chapitre 2 : Synthèse de circuits .....</b>	3
2.1 Introduction .....	3
2.2 Niveaux d'abstraction .....	4
2.3 Flot de conception d'un circuit .....	6
2.3.1 Synthèse au niveau système .....	6
2.3.2 Synthèse de haut niveau .....	6
2.3.3 Synthèse au niveau transfert de registres .....	6
2.3.4 Synthèse logique .....	7
2.3.5 Synthèse physique .....	7
2.4 Langages de description .....	7
2.4.1 Langages déclaratifs .....	7
2.4.1.1 Silage .....	7
2.4.2 Langages procéduraux .....	8
2.4.2.1 Verilog .....	8
2.4.2.2 VHDL .....	9
2.4.3 Quel langage utiliser ? .....	11
2.5 VHDL .....	11
2.5.1 Description d'un module en VHDL .....	12
2.5.1.1 L'énoncé Entity .....	12
2.5.1.2 L'énoncé Architecture .....	14
2.5.2 L'énoncé Process .....	14
2.5.3 Les signaux et les variables .....	15
2.5.4 Les types de données .....	16
2.5.5 Instructions concurrentes .....	18
2.5.6 Instructions conditionnelles .....	19
2.5.7 Instructions itératives .....	20
2.5.8 Programmation modulaire .....	21
2.5.8.1 Procédures et fonctions .....	21
2.5.8.2 Les paquetages et les librairies .....	22
2.5.9 Les paramètres génériques .....	23
2.6 Conclusion .....	24
<b>Chapitre 3 : Synthèse de haut niveau .....</b>	25
3.1 Introduction .....	25
3.2 Principe général de la synthèse de haut niveau .....	26
3.3 Domaine d'application de la synthèse de haut niveau .....	26
3.4 Représentation interne .....	27
3.4.1 Graphe de flot de contrôle .....	27
3.4.2 Graphe de flot de données .....	28
3.4.3 Représentation interne des applications mixtes .....	29
3.5 Flot de la synthèse de haut niveau .....	30
3.5.1 Description comportementale .....	32
3.5.2 Compilation de la description comportementale .....	33
3.5.3 Ordonnancement .....	33

3.5.4 Allocation/Assignation .....	35
3.5.5 Génération d'architecture .....	38
3.6 Outils de synthèse de haut niveau .....	38
3.6.1 Behavioral Compiler .....	40
3.6.1.1 Flot de synthèse de BC .....	41
3.6.1.2 Points forts et limitations .....	43
3.6.2 Cathedral .....	43
3.6.2.1 Flot de synthèse de Cathedral .....	44
3.6.2.2 Points forts et limitations .....	46
3.6.3 Amical .....	46
3.6.3.1 Flot de synthèse d'Amical .....	47
3.6.3.2 Points forts et limitations .....	49
3.7 Conclusion .....	50
<b>Chapitre 4 : Formalisation du problème d'ordonnancement .....</b>	<b>51</b>
4.1 Introduction .....	51
4.2 Mode d'ordonnancement .....	53
4.3 Différents types d'ordonnancement .....	55
4.3.1 Algorithmes orientés flot de données .....	56
4.3.1.1 Ordonnancement sans contraintes US .....	56
4.3.1.2 Ordonnancement sous contraintes de ressources RCS .....	57
4.3.1.3 Ordonnancement sous contraintes de temps TCS .....	58
4.3.1.4 Ordonnancement sous contraintes de temps et de ressources TRCS.....	59
4.3.2 Algorithmes orientés flot de contrôle .....	59
4.4 Conclusion .....	61
<b>Chapitre 5 : Algorithmes d'ordonnancement .....</b>	<b>62</b>
5.1 Introduction .....	62
5.2 Classification des algorithmes d'ordonnancement .....	62
5.3 Algorithmes d'ordonnancement orientés flot de données .....	63
5.3.1 Algorithme ASAP .....	64
5.3.2 Algorithme ALAP .....	65
5.3.3 Programmation en nombres entiers ILP .....	65
5.3.4 Algorithme d'ordonnancement par liste LS .....	66
5.3.5 Algorithme d'ordonnancement par liste statique SLS .....	69
5.3.6 Ordonnancement orienté par les forces FDS .....	69
5.3.7 Réordonnancement itératif IR .....	71
5.4 Algorithmes d'ordonnancement orientés flot de contrôle .....	71
5.4.1 Ordonnancement à base de chemins PBS .....	72
5.4.2 Ordonnancement à boucle dynamique DLS .....	74
5.4.3 Algorithme d'ordonnancement pipeliné à base de chemins PPS .....	76
5.4.4 Dominator-Path Scheduling .....	76
5.4.5 Software pipelining .....	77
5.5 Conclusion .....	77
<b>Chapitre 6 : Algorithme d'ordonnancement .....</b>	<b>78</b>
6.1 Introduction .....	78
6.2 Algorithmes génétiques .....	79
6.2.1 Codage des chromosomes .....	81

6.2.2 Génération de la population initiale .....	81
6.2.3 Fonction de mérite .....	82
6.2.4 Sélection .....	83
6.2.5 Croisement .....	84
6.2.6 Mutation .....	85
6.3 Les algorithmes génétiques au service d'autres algorithmes .....	86
6.4 Algorithme GPBS ( <b>G</b> enetic <b>P</b> ath <b>B</b> ased <b>S</b> cheduling) .....	86
6.4.1 Algorithme à base de chemins PBS .....	87
6.4.2 Combinaison de l'algorithme PBS avec un algorithme génétique.....	89
6.4.3 Différentes étapes de l'algorithme GPBS.....	92
6.4.4 Définition de l'algorithme génétique et de ses différents opérateurs.....	93
6.5 Conclusion .....	98
<b>Chapitre 7 : Conclusion et perspectives</b> .....	99
7.1 Synthèse .....	99
7.2 Perspectives .....	100
<b>Bibliographie :</b> .....	101