# **THÈSE**

# Présentée devant

# devant l'Université de Rennes 1

pour obtenir

le grade de : DOCTEUR DE L'UNIVERSITÉ DE RENNES 1 Mention INFORMATIQUE

par

#### Assia DJABELKHIR

Équipe d'accueil : CAPS École Doctorale : MATISSE Composante universitaire : IFSIC/IRISA

Titre de la thèse:

Etude de l'exécution dynamique et/ou spéculative et des processeurs enfouis : un cas d'étude de l'architecture découplée

# soutenue le 31 Mars 2005 devant la commission d'examen

MM.:

Nathalie Drach

Rapporteurs

Daniel

LITAIZE

MM.: Thierry

COLLETTE

Examinateurs

François

BODIN

André

SEZNEC

# Table des matières

Introduction générale			13
I	Éta	at de l'art	17
1	Pro	cesseurs embarqués VS processeurs à usage général	19
	1.1	Les systèmes embarqués	20
		1.1.1 La technologie des processeurs embarqués	21
		1.1.2 De nouveaux challenges pour la recherche	24
	1.2	Les architectures à usage général	24
		1.2.1 Le processeur superscalaire	25
		1.2.2 Les processeurs superscalaires à exécution dans l'ordre (In-Order).	25
		1.2.3 Les processeurs superscalaires à exécution dans le désordre (Out-Of-	
		Order)	26
		1.2.4 L'architecture découplée	27
	1.3	Tendance à l'intégration	29
	1.4	Problématique générale	<b>3</b> 0
2	Loc	architectures découplées	33
_	2.1	Le principe des architectures découplées	33
	2.1	2.1.1 Découpler les accès mémoire (Decoupled Access/Execute architecture)	34
		2.1.2 Découpler le flot de contrôle (DCAE)	36
	2.2	Partitionnement et ordonnancement des flots d'instructions	37
	2.2	2.2.1 Partitionnement statique	38
		2.2.2 Partitionnement dynamique	40
	2.3	Exemples de processeurs découplés	40
	2.0	2.3.1 Le MIPS R8000	40
		2.3.2 Le DSP-MCU ST100	41
	2.4	Loss Of Decoupling (LOD)	42
	2.5	Conclusion	43
	2.0	Concression	10
	121		45
II	E	DA : une architecture découplée pour le domaine embarqué	45
3		de des caractéristiques des applications enfouies en vue d'une exécu-	-
	tion	sur une architecture découplée	47
	3.1	Description de l'architecture EDA	48
		3	

5.5.2

Table des matières 4 49 3.2 Description de la méthodologie d'étude 3.2.1 La régularité/prédictibilité du contrôle . . . . . . . . . . . . . . . . 49 3.2.2 50 3.2.3 51 3.3 52MiBench, une suite d'applications caractéristiques du domaine enfoui 52 3.3.1 3.3.2 55 3.4 Etude de la régularité des applications enfouies : évaluation et discussion . . 56 3.4.156 Etude des dépendances contrôle-mémoire (CMD) . . . . . . . . . . . 3.4.2 60 3.4.3 65 3.5 Conclusion 68 Etude d'une nouvelle organisation du cache suivant les motifs de référence 71 de données 4.1 71 72 4.2 Etude de la politique de placement mémoire pour réduire la latence des accès 4.3 73 indirects 74 4.3.14.3.2 75 4.3.3 75 4.4 Travaux relatifs 82 82 4.4.1 83 4.5 85 Une implémentation de l'architecture découplée EDA pour un jeu d'ins-87 tructions classique 87 5.188 5.1.15.1.289 90 5.1.3 Partitionner le flot d'instructions pour un jeu d'instructions à un fichier de 5.290 registres unique 92 5.2.15.3 Une mise en œuvre d'un processeur découplé à un jeu d'instructions avant 94 95 5.3.196 5.3.25.3.3 Scénario d'exécution sur le sous-processeur d'exécution . . . . . . . . 97 99 5.3.4 Scénario d'exécution sur le sous-processeur de contrôle . . . . . . . . 100 5.4101 5.4.1 Le mécanisme de découplage Vs le mécanisme d'exécution dans le désordre . 102 5.5 102 5.5.1

103

Table d	es matières	5
	5.5.3 Mécanisme de réparation des défauts de prédiction de branchements	104
5.6	Compiler pour une architecture découplée EDA	105
	5.6.1 Partitionnement statique du code	105
	5.6.2 Optimisation/ordonnancement statique du code	107
5.7	DS-sim : Un simulateur cycle-accurate dirigé par la trace pour une architec-	
	ture découplée EDA	107
	5.7.1 La mise en œuvre de DS-sim	108
	5.7.2 Etude de performance de l'architecture découplée EDA	109
5.8	Conclusion	120
Conclu	sion générale	123

# Résumé

Dans cette thèse, nous proposons d'utiliser l'architecture découplée pour la conception des processeurs embarqués de haute performance. Cette proposition est motivée par la complexité des nouvelles applications enfouies grand public. L'exécution découplée constitue une solution intermédiaire entre l'exécution dans l'ordre, simple mais dont les performances restent limitées, et l'exécution dans le désordre, qui permet de bonnes performances, mais qui s'avère complexe et coûteuse.

L'architecture découplée atteint de hautes performances si ses sous-processeurs sont complètement découplés en exécutant les flots d'instructions du code. L'apparition de certaines dépendances entre les sous-processeurs cause une perte de découplage, qu'on appelle un évènement LOD (Loss Of Decoupling). Les évènements LOD constituent la cause principale de perte de performance sur une architecture découplée. Par conséquent, il est important que le code s'exécutant sur ce type d'architecture soit "découplable", tel est le cas des applications régulières.

Dans cette thèse, nous avons étudié les caractéristiques d'un ensemble de benchmarks enfouis afin de comprendre et prédire leur comportement sur une architecture découplée, et de quantifier le risque d'occurrence des évènements LOD. Cette étude a permis de classifier les applications enfouies en catégories suivant leur régularité et a montré que la quasi-totalité de ces applications peuvent être amenées à de bonnes performances sur une architecture découplée. Pour d'autres applications, nous proposons une politique de placement des données mémoire "critiques" qui a pour but de réduire l'impact, parfois dramatique, des irrégularités causées par l'utilisation de ces données. Nous avons présenté un cas d'étude de la politique de placement des données utilisées comme adresses pour les accès indirects, afin de réduire la latence des dépendances mémoire-mémoire.

Nous avons montré qu'une architecture découplée EDA, constituée de trois sous-processeurs découplés, peut être implémentée pour un jeu d'instructions classique à un fichier de registres unique. Nous avons présenté un mécanisme de partitionnement dynamique du code sur les trois sous-processeurs, qui se base sur le partitionnement dynamique du fichier de registres en sous-ensembles de registres spécifiques pour chaque type de calcul : accès, contrôle, ou traitement. Nous avons présenté une mise en œuvre de cette architecture et décrit les scénarios de communication entre les sous-processeurs découplés ainsi que la validation dans l'ordre des instructions. Ces mécanismes ont été mis en œuvre par DS-sim, un simulateur de l'architecture découplée EDA.

Mots-clés: processeurs embarqués, architecture découplée, benchmarks enfouis, régularité du code, caractéristiques des applications, loss of decoupling (évènements LOD), caches mémoire, simulation de la micorarchitecture, simulateur DS-sim.