

SYSTEMES
A
MICROPROCESSEURS

TOME 1

OPERATEURS LOGIQUES COMBINATOIRES.

par **L. CLEMENT**, Ingénieur Civil.

CABAY

1982

SYSTEMES A MICROPROCESSEURS

TOME 1

BIBLIOTHEQUE DU CERIST

BIBLIOTHEQUE DU CERIST

SYSTEMES A MICROPROCESSEURS


TOME 1

OPERATEURS LOGIQUES COMBINATOIRES.

par L. CLEMENT, Ingénieur Civil.

Cours donné à l'Ecole Supérieure d'Informatique et de Thermique
de l'Institut Don Bosco à Tournai aux étudiants du GRADUAT en
TECHNOLOGIE de la (MICRO-) INFORMATIQUE.

Ce cours a été composé par l'auteur sur système SUPERBRAIN
équipé d'une imprimante IDS PRISM.



Année Académique 1982 - 1983.

Je dédie ces notes aux quatre promotions de Gradués en Technologie de l'Informatique, qui ont accepté de bon gré, et parfois même avec enthousiasme, le rôle de cobayes forcés pour tester l'enseignement qui y est contenu: sans eux, elles n'auraient pas pu voir le jour!

L. CLEMENT

Systèmes à microprocesseurs - Tome 1

293 pp.

16 x 24 cm


D / 1982 / 2457/29

ISBN 2-87077-099-5

© (JEZIERSKI éd.) CABAY, Libraire-Conseil
Agora 11,
1348 LOUVAIN-LA-NEUVE

Printed in Belgium

Tous droits de reproduction, d'adaptation ou de traduction, par quelques procédés que ce soit, réservés pour tous pays sans l'autorisation écrite de l'éditeur ou de ses ayants droit.



P R E F A C E .

Le contenu de ce manuel, intitulé SYSTEMES A MICRO-PROCESSEURS, correspond à un cycle de cours donnés par l'auteur à l'Institut DON BOSCO, à Tournai, aux étudiants du Graduat en TECHNOLOGIE DE L'INFORMATIQUE.

Ce cycle d'études a été organisé en 1977 dans le cadre de la restructuration de l'Enseignement Supérieur Technique. Il vise à enseigner les bases de la connaissance et de l'emploi des microprocesseurs et des systèmes construits autour d'eux.

La partie théorique de cet enseignement, en dehors des cours généraux de philosophie, d'économie, de langue anglaise, de mathématique supérieure et d'électricité, est organisée autour de deux centres: l'électronique d'une part, la logique et l'informatique d'autre part.

C'est l'ensemble des matières de ce dernier groupe qui est rassemblé dans le manuel SYSTEMES A MICROPROCESSEURS. Cet ensemble de matières sera réparti entre plusieurs tomes;

Tome 1: Opérateurs logiques combinatoires.

Tome 2: Opérateurs logiques séquentiels.

Tome 3: Microprocesseurs et circuits associés.

Tome 4: Programmation en Assembleur et en BASIC.

Tome 5: Périphériques.

Tome 6: Systèmes d'exploitation.

BIBLIOTHEQUE DU CERIST

Entre les deux années d'études, la matière est répartie comme suit: en 1ère année, le contenu des tomes 1, 2 et une partie des tomes 3 et 4; en 2ème année, l'essentiel du tome 3, les parties plus avancées du tome 4, les tomes 5 et 6.

Le contenu des tomes 1, 2, 4 et une partie du tome 3 ont déjà fait l'objet d'une publication par l'éditeur CABAY au cours de l'année académique 1981-82 sous deux intitulés différents: LOGIQUE ET PROGRAMMATION (2 fascicules) et SYSTEMES A MICROPROCESSEURS (2 fascicules).

Pour cette réédition, il nous a semblé qu'il était utile de regrouper l'ensemble des matières sous un intitulé unique, destiné à faire ressortir l'objectif et la cohérence de l'ensemble. Nous pensons aussi que cette présentation rendra l'ouvrage plus accessible à des lecteurs étrangers à l'enseignement oral.

Pour n'être pas trop rapidement obsolète dans un domaine en évolution explosive, le contenu de l'enseignement de ce manuel a dû être maintenu le plus souvent au niveau des principes. C'est pourquoi, nous insistons plutôt sur les mécanismes de fonctionnement des dispositifs concernés, sur les fonctions des composants y intervenant. C'est pourquoi aussi nous préférons parler d'OPERATEURS plutôt que de circuits.

Ce dernier aspect n'est d'ailleurs pas négligé; il est abordé dans les cours et laboratoires d'électronique.

Dans un domaine dominé par les Anglo-Saxons, où la littérature disponible est principalement en anglais, nous sommes heureux d'apporter au lecteur francophone, une documentation, bien modeste il est vrai, mais intéressante, croyons-nous, pour le grand public, par son approche pédagogique. Nous accueillerons avec reconnaissance toute suggestion susceptible d'améliorer la qualité de cet ouvrage.

Tournai, juillet 1982.

BIBLIOGRAPHIE.

Il n'est pas question de donner ici une bibliographie d'ensemble sur le sujet des systèmes à microprocesseurs: la liste de ces ouvrages s'accroît constamment, et à un rythme considérable. Ce phénomène répond sans doute aux besoins croissants d'un public de plus en plus large qui, pour des raisons diverses, est amené à s'intéresser au sujet explosif des microprocesseurs.

Nous n'indiquons ici que quelques ouvrages que nous considérons comme des ouvrages de base et que nous avons particulièrement fréquentés lors de la construction de ce cours.

ADLER Irving. Le langage électronique. Marabout Université, 1965.

ARSAC Jacques. La Science Informatique. Dunod, Paris, 1970.

KOFFMAN Elliot B. Problem Solving and Structured Programming in BASIC. Addison-Wesley. 1980.

LE BEUX P. et ZAKS R. Les microprocesseurs. Sybex. 1977.

LEDGARD H.F. Proverbes de programmation. Traduit et commenté par J. ARSAC. Dunod Informatique. 1978.

LE GARFF. Dictionnaire de l'informatique. PUF. 1975.

LESEA A. et ZAKS R. Techniques d'interface aux microprocesseurs. Sybex. 1978.

LEVENTHAL Lance. Z80 Assembly Language Programming. Osborne and Ass. Berkeley, CA, USA. 1979.

MORVAN P. Dictionnaire de l'informatique. Larousse. 1981

MOWLE Frederic J. A Systematic Approach to Digital Logic Design. Addison-Wesley. 1976.

OSBORNE Adam. An Introduction to Microcomputers. Ed. Osborne, 1976. Edition française: Initiation aux Microordinateurs. Niveau 2. Ed. Radio. 1981.

RONY, LARSEN, TITUS and TITUS. The BUGBOOK Series. E.&L. Instruments, Derby, CO, USA. Depuis 1974.

SHORT Kenneth. Microprocessors and Programmed Logic. Prentice Hall. 1981.

Revue:

COMPUTER DESIGN. The Magazine of Computer based Systems. Littleton, MA, USA.

MICROSYSTEMS. Creative Computing. NJ, USA.

MICRO-SYSTEMES. Société parisienne d'édition.

MINI-MICRO SYSTEMS. A Cahners Publication. Boston. USA.

S Y S T E M E S A M I C R O P R O C E S S E U R S

TABLE DES MATIERES DU TOME 1.

OPERATEURS LOGIQUES COMBINATOIRES.

* * * * *

CHAPITRE 0.

INTRODUCTION: INFORMATION ET INFORMATIQUE.

1

00. Objet de ce chapitre.	1
01. L'information et sa représentation.	1
010. L'idée intuitive d'information.	1
011. Modèle d'information.	2
012. Information composée.	4
0121. Information composée par coordination.	4
0122. Information composée par subordination.	5
0130. Représentation de l'information.	8
0131. Représentation numérique.	8
0132. Représentation alphabétique.	9
0133. Représentation par les langages usuels.	10
014. Information et connaissance.	12
015. Quantité d'information.	13
02. L'informatique comme traitement de l'information.	16
020. Exemples de traitement de l'information.	16
021. Sens du traitement de l'information.	18
022. Traitement des informations ou des connaissances?	18
023. Le lien entre connaissance et information: le langage.	19
024. Les possibilités de l'informatique.	22
025. Les étapes d'un traitement informatique.	24

CHAPITRE 1.

PRESENTATION D'UN MICROORDINATEUR.

27

11. Notion de traitement automatique de l'information	27
121. Notion de programme.	28
122. Programme figé et programme enregistré.	30
13. Structure d'un ordinateur.	32
131. L'unité centrale.	32
1311. L'unité arithmétique et logique.	33
1312. L'unité de commande.	34
1313. Les bus.	35
132. La mémoire centrale.	36
1321. Organisation de la mémoire.	36
1322. Taille et capacité d'une mémoire.	37
1323. Les technologies des mémoires.	38
133. Les organes d'entrée/sortie.	39
14. Les microordinateurs.	41
141. Notion de configuration.	41
142. Configurations de microordinateurs.	41

CHAPITRE 2.

LE SYSTEME BINAIRE.

43

20. Introduction.	43
21. Représentation des nombres.	44
211. Numération de position.	44
212. Nombres entiers et nombres fractionnaires.	47
213. Notation (semi-)exponentielle.	48
22. Changement de base (conversion).	51
221. Conversion d'entiers de base B vers base 10.	51
222. Conversion d'entiers en décimal vers base B.	54
23. Conversion de nombres fractionnaires.	57
230. Problème de la précision.	57
231. Combien de décimales?	58

Systèmes à microprocesseurs.

232. Conversion d'un nombre fractionnaire vers le système décimal.	61
233. Conversion d'un nombre fractionnaire à partir du système décimal.	63
234. Méthodes accélérées ($B = 2, 8, 16$).	67
235. Décimal Codé Binaire (BCD).	69
24. Représentation des nombres négatifs.	70
241. Représentation par signe-et-grandeur.	71
242. Complément restreint.	72
243. Complément vrai.	73
244. Cas du système binaire.	74
245. Cas des nombres en virgule fixe.	76
25. Arithmétique binaire.	79
251. Addition binaire. Exemples.	79
252. Propriétés de l'addition binaire.	82
253. Critères de débordement.	83
254. Multiplication et division binaires.	85

CHAPITRE 3.

ALGÈBRE BOOLEENNE.

93

30. Objectifs de ce chapitre.	93
31. Les postulats et théorèmes de l'algèbre booléenne.	95
311. Equivalence.	95
312. Postulats (dits de Huntington).	95
313. Théorèmes principaux de l'algèbre booléenne.	98
314. Les opérateurs booléens: NON, OU, ET.	101
315. Représentation graphique.	104
316. Vérification des équations booléennes.	105
32. Construction et représentation des fonctions logiques.	106
321. Fonctions logiques (ou booléennes).	106
322. Représentations algébriques.	107
3221. Fonctions de 1 et 2 variables.	107
3222. Conventions d'écriture pour les SDP.	108
3223. Notations condensées (Nombre Caractéristique).	111
3224. Fonctions logiques comme Produits de Sommes.	112
3225. Retour sur le nombre caractéristique.	114

Systèmes à microprocesseurs.

323.	Représentation par Tables de Vérité.	118
324.	Représentation par grilles.	120
3241.	Grilles de Karnaugh-Mahoney.	120
3242.	Relations entre grilles et SDP.	128
3243.	Simplification des fonctions booléennes.	130
3244.	Minimisation des fonctions booléennes.	131
3250.	Principe de dualité.	137
3251.	Nombre caractéristique d'une fonction duale.	138
3252.	Dual et complément. Théorème de Shannon.	139
326.	Relation entre PDS et autres représentations.	141
3261.	PDS et Table de vérité.	141
3262.	PDS et grille de Mahoney.	142
327.	Cas des fonctions avec indifférences.	148
328.	Minimisation des fonctions simultanées.	150
329.	Représentations normalisées (formes canoniques).	155
3291.	Fonctions égales.	155
3292.	Développement d'une fonction en expression normalisée.	156

CHAPITRE 4. 161

LES OPERATEURS LOGIQUES ELECTRONIQUES NAND, NOR, XOR. 161

40.	Systèmes logiques complets.	161
41.	Opérateurs NAND et NOR à 2 entrées.	163
411.	Représentation des fonctions NAND et NOR.	163
412.	Propriétés des opérateurs NAND et NOR.	164
42.	Construction de fonctions logiques avec NAND-NOR.	166
421.	Cascades d'opérateurs ET-OU	166
422.	Cascades d'opérateurs NAND-NOR.	167
43.	L'opérateur XOR (OU exclusif) et son complément XNOR.	176
430.	Définitions. Dilemme et Coïncidence.	176
431.	Propriétés des opérateurs XOR et XNOR à 2 entrées.	177
432.	Associations d'opérateurs XOR et XNOR.	179
44.	Conventions relatives aux symboles logiques.	185
441.	Symboles des fonctions de 2 variables.	185
442.	Règles de simplification des schémas logiques.	185
45.	Conventions de logique.	187

CHAPITRE 5. 191
LES FONCTIONS COMBINATOIRES DE FAIBLE COMPLEXITE.

50. Introduction.	191
500. Circuits combinatoires et circuits séquentiels.	191
501. Objectifs de ce chapitre.	193
51. Les portes (Gates).	194
510. Fonctions: Autorisation et Inhibition.	194
511. Accès à un bus.	196
512. Fonction masquage.	198
52. Fonction de sélection d'information.	199
521. Sélection entre multiples voies: Multiplexeurs.	200
522. Décodeur d'adresses.	203
523. Démultiplexeur.	204
53. Fonction de complémentation.	205
54. Fonction de comparaison.	206
55. Contrôle de parité.	207
56. Encodeur binaire.	210

CHAPITRE 6. 215
OPERATEURS D'ARITHMETIQUE BINAIRE.

60. Introduction.	215
61. Circuit de complémentation.	216
620. Additionneur à 1 rang sans report entrant.	216
621. Additionneur à 1 rang binaire avec report entrant.	217
63. Additionneur à plusieurs rangs, à propagation de report.	220
64. Circuit d'anticipation de report.	222
65. Additionneur à 4 rangs avec anticipation.	224
66. Additionneurs à N rangs avec anticipation.	228
661. Structure en cascade.	228
662. Structure en étages.	230
663. Structures combinées.	234
67. Soustracteur complet.	235

Systèmes à microprocesseurs.

CHAPITRE 7.

CODEURS ET DECODEURS.

239

70. Définitions: Codage, Décodage, Transcodage.	239
71. Qualités des codes.	241
72. Codage des chiffres décimaux.	242
73. Code GRAY.	243
74. Codes de caractères.	247
741. Le code ASCII.	248
75. Codes détecteurs d'erreurs.	249
751. Codes N dont K (ou K sur N).	250
752. Codes de HAMMING.	252
7521. Exemple d'application.	253
7522. Distance entre mots d'un code.	255
76. Transcodage: code GRAY vers BCD.	256
77. Décodeur BCD - Afficheur à 7 segments.	259

CHAPITRE 8

269

LE MULTIPLEXEUR COMME GENERATEUR DE FONCTIONS.

80. Objectif de ce chapitre.	269
81. Générateurs de fonctions de N variables.	269
82. Exemple de générateur de fonction de calcul.	273
83. Générateurs de fonctions de N+1 variables.	274
84. Générateurs de fonctions de 4 variables.	277
85. Extensibilité des multiplexeurs.	281

FIN DU TOME 1.

TABLE DES MATIERES DU TOME 2.

OPERATEURS LOGIQUES SEQUENTIELS.

* * * * *

CHAPITRE 1.

OPERATEURS COMBINATOIRES ET OPERATEURS SEQUENTIELS. 1

11. Définitions. Objectifs de ce chapitre.	1
12. Role du temps dans les opérateurs logiques.	3
121. Durées de transition et retard des portes.	3
122. Schéma équivalent d'une porte avec retard.	9
123. Effets des retards sur les circuits combinatoires: aléas.	9
124. Fonctionnements synchrone et asynchrone.	15
13. Réaction dans un circuit combinatoire.	17
14. Représentation des états et des transitions des systèmes séquentiels.	20
15. Simplification des tables et diagrammes.	23
16. La bascule R-S.	26
161. Cellule de mémoire élémentaire.	26
162. Bascule R-S construite en portes NOR.	29
163. Bascule R-S construite en portes NAND.	35
164. Bascule R-S synchronisée.	35
17. Analyse et synthèse des circuits logiques.	39
171. Définitions.	39
172. Cas des circuits combinatoires.	40
173. Modèle d'un opérateur séquentiel simple.	40

CHAPITRE 2.

43

**ANALYSE ET SYNTHÈSE DE CIRCUITS SÉQUENTIELS
CONTENANT DES BASCULES R-S ET J-K.**

43

21. Analyse de circuits contenant des bascules R-S.	43
211. Algorithme d'analyse de circuits à bascules R-S.	43
212. Exemple 2.1.	44
213. Exemple 2.2.	46
22. Synthèse de circuits contenant des bascules R-S.	48
221. Table des excitations d'une bascule R-S.	48
222. Algorithme de la synthèse d'un circuit séquentiel comportant des bascules R-S.	51
223. Exemple 2.3.	51
224. Exemple 2.4.	52
23. La bascule J-K. Définition.	55
231. Synthèse d'une bascule J-K à partir d'une bascule R-S.	55
24. Analyse de circuits séquentiels contenant des bascules J-K.	58
241. Exemple 2.5.	58
25. Synthèse de circuits séquentiels à bascules J-K.	60
251. Table des excitations d'une bascule J-K.	60
252. Synthèse: méthode par tables.	62
253. Exemple 2.6.	62
254. Synthèse: méthode algébrique.	65
255. Exemple 2.7.	67
26. Opérateurs séquentiels.	70

**CHAPITRE 3.
LES BASCULES ÉLECTRONIQUES.**

71

30. Objectif de ce chapitre.	71
31. Paramètres dynamiques des bascules.	71
32. Types technologiques de bascules.	73

Systèmes à microprocesseurs.

321. Structure Maitre-Esclave.	73
3211. Maitre-Esclave à deux temps externes.	73
3212. Maitre-Esclave à un seul temps externe.	74
322. Bascule à déclenchement sur front.	75
323. Commande sur front avec verrouillage.	76
33. La bascule R-S maitre-esclave.	77
34. Les bascules J-k.	79
35. La bascule T (Toggle).	81
36. La bascule D ou Latch.	81
37. Conclusion.	83

CHAPITRE 4. LES COMPTEURS.

85

41. Définitions et classification des compteurs.	85
42. La cellule de comptage binaire.	86
43. Compteur binaire à propagation.	90
44. Compteur binaire synchrone.	92
45. Compteur décimal ascendant.	100
46. Compteur binaire descendant.	107
47. Compteur binaire réversible.	109
48. Diviseurs.	113
49. Compteurs avec RAZ synchrone.	114
410. Compteurs à Modulo N quelconque.	118
411. Commande asynchrone des compteurs.	124
412. Applications des compteurs.	124

CHAPITRE 5. LES REGISTRES.

129

50. Objectif de ce chapitre.	129
51. Définition et classification des registres.	129

Systèmes à microprocesseurs.

511. Registre Latch.	130
512. Registre à entrée et sortie parallèle (PIPO).	130
513. Registre à entrée et sortie en série (SISO).	131
514. Registre à entrée série-sortie parallèle (SIPO)	132
515. Registre à entrée parallèle-sortie série (PISO)	132
516. Combinaisons diverses.	132
52. Registre Latch.	135
53. Registres à décalage simple.	136
54. Registre universel.	141
55. Applications spéciales des registres à décalage.	146
551. Générateurs de mots binaires.	146
552. Mémoire circulante.	146
553. Compteurs en anneau.	147
56. Registre de complémentation.	148
57. Méthode de superposition logique.	153
58. Registre d'opérations.	156

CHAPITRE 6.

LE MICROPROCESSEUR.

159

61. Le microprocesseur, composant électronique programmable.	159
62. Un exemple de microprocesseur: le 8080.	162
621. L'unité arithmétique et logique.	162
622. L'unité logique de commande.	165
623. Les registres.	165
624. Canal ou bus interne des données.	167

** FIN DU TOME 2 **

Systèmes à microprocesseurs.

TABLE DES MATIERES DU TOME 3.

MICROPROCESSEURS ET CIRCUITS ASSOCIES.

* * * * *

CHAPITRE 0.

PRESENTATION D'UN SYSTEME A MICROPROCESSEUR. 1

00. Introduction. Définition d'un système à microprocesseur.	1
01. Choix d'un microprocesseur d'étude.	3
02. Place de ce chapitre dans l'ouvrage.	5
03. Architecture d'un système standard.	6
04. Composants d'un système.	8
041. Le microprocesseur.	8
0411. L'unité arithmétique et logique.	9
0412. L'unité logique de commande.	9
0413. Les registres.	10
0414. Les bus.	10
042. Les mémoires.	11
043. Les coupleurs.	12
0431. Définition des coupleurs.	12
0432. Fonctions des coupleurs..	15
0433. Conclusion.	17
05. Principes d'organisation d'un système.	18
051. Sélection des mémoires: sélection à 2 niveaux.	18
052. Sélection des périphériques: par instructions spécialisées ou projection en mémoire.	21
053. Organisation des E/S: scrutation, interruptions, DMA.	25
0531. E/S programmées: scrutation ou sondage.	28
0532. Interruptions.	29
05321. Déroulement d'une interruption.	29
05322. Problèmes posés par les interruptions.	30
05323. Méthodes de traitement des interruptions.	32
0533. Accès direct en mémoire (DMA).	35

CHAPITRE 1.

LE MICROPROCESSEUR 8080.

37

10. Objectif de ce chapitre.	37
11. Structure du microprocesseur 8080.	37
111. L'unité arithmétique et logique.	37
112. L'unité logique de commande.	40
113. Les registres.	41
114. Canal ou bus interne des données.	43
12. Les cycles du microprocesseur.	44
121. Le cycle d'horloge.	44
122. Les cycles machine.	45
123. Les cycles d'instruction.	46
124. Les signaux d'état.	47
13. Fonctionnement du microprocesseur.	51
131. Déroulement d'un cycle machine standard.	51
132. Déroulement d'une instruction d'opération sur registres.	54
133. Déroulement d'une instruction d'entrée/sortie.	55
134. Déroulement d'une lecture de donnée en mémoire.	61
135. Déroulement d'une écriture de donnée en mémoire.	62
136. Instructions d'accès à la pile.	63
1361. Ecriture dans la pile: PUSH.	63
1362. Lecture dans la pile: POP.	64
1363. Conclusion.	67
137. Instructions de saut.	68
1371. Déroulement d'une instruction de type JUMP.	72
1372. Déroulement d'une instruction de type CALL.	73
1373. Déroulement d'une instruction RETURN.	78
1374. Déroulement d'une instruction RST.	78
14. Situations spéciales: HOLD, INT, HALT.	79
141. Etat HOLD ou suspension.	79
142. Interruption.	81
143. Etat HALTe.	82
15. Démarrage du 8080.	83
16. Définitions des broches du 8080.	83
17. Unité centrale à microprocesseur 8080.	86
171. Le générateur d'horloge 8224.	86
172. Le contrôleur de système 8228.	92
18. Conclusion.	93

CHAPITRE 2.

MICROPROCESSEURS 8085 ET Z80.

95

20. Objectif de ce chapitre.	95
21. Le microprocesseur 8085.	96
22. Fonctionnement du 8085.	99
221. Les cycles du 8085.	99
222. Déroulement des différents types de cycles machine.	104
2221. Cycle de lecture d'instruction (Opcode Fetch).	104
2222. Cycle de lecture en mémoire ou périphérique.	109
2223. Cycle d'écriture en mémoire ou périphérique.	109
2224. L'état WAIT.	109
2225. Etats avec bus inactif (Bus Idle).	110
2226. L'état de suspension (HOLD).	110
2227. Instruction et état HALT.	116
2228. Interruptions.	116
2229. Les signaux SID et SOD.	122
22210. Les instructions RIM et SIM.	123
22211. Démarrage du 8085 (RESET).	124
23. Brochage du 8085.	126
24. Les instructions du 8080 et du 8085.	128
25. Le microprocesseur Z80.	133
251. Comparaison résumée du Z80 et du 8080.	133
252. Les registres programmables du Z80.	135
253. Les broches et signaux du Z80.	136
2531. Compatibilité des signaux Z80-8080.	139
254. Déroulement des instructions sur Z80.	140
2541. Les cycles du Z80.	140
2542. Déroulement d'un cycle Fetch.	144
2543. Déroulement d'une écriture/lecture en mémoire.	144
2544. Déroulement d'un cycle d'E/S.	145
2445. Demande de controle des bus.	145
2546. Interruptions.	145
26. Brochages comparés de 8080, 8085 et Z80.	147
27. Instructions comparées Z80 et 8080.	149

CHAPITRE 3.
LES MEMOIRES.

155

30. Objectifs de ce chapitre.	155
31. Classification des mémoires à semi-conducteurs.	156
311. Mémoires à lecture seule.	156
3111. Les mémoires ROM.	157
3112. Les mémoires PROM.	157
3113. Les mémoires EPROM.	158
3114. Les mémoires EAROM.	159
312. Mémoires à lecture et écriture.	159
313. Les technologies des mémoires.	160
32. Organisation des mémoires.	162
321. Espace des adresses d'un boîtier de mémoire.	162
322. Sélection d'une cellule de mémoire.	162
323. Organisations interne et externe des boîtiers de mémoire.	163
324. Choix d'une organisation de mémoire.	170
3241. Le prix des boîtiers de mémoire.	170
3242. Charge dynamique sur le bus.	171
3243. La facilité d'extension.	171
3244. Nécessité d'électronique associée.	172
325. Sélection de boîtiers.	173
3251. Décodage total des fils d'adresse.	173
3252. Sélection linéaire.	173
3253. Décodage partiel des fils d'adresse.	175
34. Les mémoires de type (P)ROM.	182
35. Les mémoires RAM statiques (SRAM)	184
351. Les entrées/sorties des données.	184
352. Cycles de lecture/écriture en RAM statique.	192
36. Les mémoires RAM dynamiques (DRAM).	201
361. Organisation des mémoires DRAM.	201
362. Le rafraîchissement des RAM dynamiques.	203
363. Chronologie des accès aux RAM dynamiques.	205

CHAPITRE 4.

LES ENTREES-SORTIES.

207

40. Objectif de ce chapitre.	207
41. E/S spécialisées ou projetées en mémoire.	207
411. E/S projetées en mémoire.	208
412. E/S spécialisées.	209
42. Les procédures d'E/S.	210
421. L'échange inconditionnel.	211
422. Echange avec bit d'état.	212
423. Echange avec sémaphore.	214
43. Un port d'E/S simple: le 8212.	218
431. Structure et fonctions du 8212.	218
432. Fonctionnement du 8212.	218
433. Applications du 8212.	219

CHAPITRE 5.

LES INTERRUPTIONS.

227

50. Objectifs de ce chapitre.	227
51. Philosophies de traitement des interruptions.	227
511. Notion de routine de service.	227
512. Types d'interruptions.	228
5121. Interruption simple.	228
5122. Interruptions multiples.	231
5123. Interruptions vectorisées.	231
5124. Comparaison matériel-logiciel.	232
52. Les interruptions sur 8080, 8085, Z80.	233
521. La procédure d'interruption commune aux trois microprocesseurs.	233
522. Interruptions particulières à 8085 et Z80.	237
5221. Interruptions non masquables.	237
5222. Interruptions masquables.	237
53. Le contrôleur d'interruptions simple 8214.	240
531. Registre d'entrées d'interruptions et encodeur de priorité.	240

Systèmes à microprocesseurs.

532. Registres de service et de masquage.	240
533. Comparateur des niveaux de priorité.	241
534. Logique de contrôle et de commande.	242
535. Logique de mise en cascade.	242
536. Exemples d'utilisation du boîtier 8214.	243
54. Le contrôleur d'interruptions programmable 8259.	245
541. Architecture interne du 8259.	245
5411. Registre de demandes d'interruption IRR.	245
5412. Registre de service ISR.	247
5413. Registre de masquage IMR.	247
5414. Registres de commande et logique de lecture/ écriture.	247
5415. Tampon d'entrée-sortie de données.	248
5416. Logique de mise en cascade.	248
542. Déroulement d'une séquence d'interruption.	248
543. Vectorisation des interruptions par le 8259.	250
544. Hiérarchisation des priorités des interruptions.	253
5441. Priorités fixes.	253
5442. Priorités tournantes.	254
545. Modes de masquage.	257
546. Le mode scrutation.	258
547. Lecture d'un registre d'état.	259
548. Programmation du 8259.	259
5481. Initialisation du contrôleur 8259.	260
5482. Interprétation des mots d'initialisation.	262
5483. Interprétation des commandes de fonctionnement.	263
5484. Adressage du 8259.	265
55. Le contrôleur d'interruptions AM9519.	267

CHAPITRE 6.

LES COUPLEURS PARALLELES.

269

60. Objectif de ce chapitre.	269
61. Architecture du coupleur parallèle 8255A.	271
62. Adressage du 8255.	271
63. Modes de fonctionnement du 8255.	272
631. Mode 0: E/S inconditionnelles.	274

Systèmes à microprocesseurs.

632. Mode 1: E/S avec dialogue.	276
6321. Fonctionnement en mode 1 d'entrée.	280
6322. Fonctionnement en mode 1 de sortie.	280
633. Mode 2: Echanges bidirectionnels avec dialogue.	281
64. Programmation du 8255.	282
641. Initialisation.	282
642. Fixation des modes de fonctionnement.	282
643. Utilisation du port C.	287
65. Le coupleur parallèle Z80 PIO.	288
651. Les coupleurs de la famille Z80.	288
652. Architecture interne du Z80 PIO.	288
653. Modes de fonctionnement du Z80 PIO.	291
654. Traitement des interruptions par Z80 PIO.	294
66. Boîtiers associant mémoire et ports d'E/S.	297
661. Boîtiers 8355 et 8755: ROM + I/O.	297
662. Boîtiers 8155/56: RAM + I/O + TIMER.	297

CHAPITRE 7.

LES COUPLEURS SERIE.

301

70. Objectif de ce chapitre.	301
71. Généralités sur la transmission série.	304
72. Conventions de la transmission série.	305
721. Protocoles synchrones.	305
722. Protocoles asynchrones.	306
723. Types de liaisons.	311
724. Signaux de contrôle des modems.	311
73. Le coupleur série USART 8251A	313
731. Présentation du coupleur 8251A.	313
732. Architecture du coupleur 8251A.	313
7321. Un canal d'émission (Transmitter).	313
7322. Un canal de réception (Receiver).	316
7323. Autres sous-fonctions du 8251A.	317
733. Fonctionnement du 8251A en mode asynchrone.	319
7331. Emission asynchrone.	319
7332. Réception asynchrone.	320
734. Adressage du 8251A.	321

Systèmes à microprocesseurs.

735. Mot d'état du 8251A.	322
736. Programmation du 8251A.	323
7361. Instruction de mode du 8251A.	323
7362. Instruction de commande du 8251A.	324
737. Exemples d'interfaçage du 8251A.	326

CHAPITRE 8.

ACCES DIRECT EN MEMOIRE (DMA). 327

80. Objectifs de ce chapitre.	327
81. Justification de l'accès direct en mémoire.	328
82. Principes de l'accès direct en mémoire.	333
83. Techniques de DMA.	334
831. DMA par arrêt du microprocesseur.	334
832. DMA par vol de cycle (Cycle Stealing).	338
833. DMA transparent ou multiplexé.	338
834. Comparaison des techniques de DMA.	339
84. Un contrôleur de DMA simple: le 8257.	341
841. Architecture interne du 8257.	341
8411. Les canaux de DMA.	341
8412. Logique de contrôle des bus.	345
8413. Logique d'accès au 8257 esclave.	346
842. Fonctionnement du 8257 en DMAC.	349
8421. Déroulement d'un cycle de DMA.	349
8422. Fonctionnement en rafale simple (Burst mode).	352
8423. Fonctionnement en rafales répétées (Autoload).	353
843. Programmation du 8257.	354
8431. Signaux d'accès aux registres du 8257.	354
8432. Sélection des registres de canaux du 8257.	354
8433. Etapes de la programmation du 8257.	355
8434. Interprétation du mot d'état.	357
844. Interfaçage du 8257 avec un microprocesseur.	357
85. Un DMAC amélioré: INTEL 8237 ou AM9517.	361
851. Architecture du DMAC 8237.	361
8511. Points communs entre 8257 et 8237.	361
8512. Les canaux de DMA du 8237.	361

Systèmes à microprocesseurs.

852. Les modes de transfert du 8237.	363
8521. Le transfert mémoire à mémoire.	364
8522. Le transfert en cascade.	365
8523. Le transfert accéléré.	365
853. Les registres adressables du 8237.	371
8531. Interprétation des mots d'état et de commande.	371
85311. Registres de commande.	371
85312. Registre d'état.	371
85313. Registre de demande de DMA.	372
84314. Registre de mode.	372
85315. Registre de masque.	373
85316. Registre temporaire.	373
86. Evolution du DMAC.	374
861. DMAC et cheminement des données.	374
862. Un DMAC évolué: le DMAC Z80.	377
8621. Le canal du DMAC Z80.	377
8622. Interruptions et chainage.	379
863. Evolution vers les processeurs d'E/S.	380
87. Conclusion.	384

* FIN DU TOME 3. *

TABLE DES MATIERES DU TOME 4.

PROGRAMMATION STRUCTUREE EN PASCAL, COMAL, BASIC
ET ASSEMBLEUR 8085/Z80

* * * *

CHAPITRE 0: INTRODUCTION.	1

01. Objectifs.	1
011. Contexte.	1
012. Programmation.	2
013. Insistance sur les idées maitresses.	3
02. Methodes.	4
021. Sélection des sujets.	5
03. Plan du livre.	7
 CHAPITRE 1.	
DEVELOPPEMENT DE LOGICIEL.	11

10. Introduction.	11
11. La succession des étapes.	12
12. L'analyse.	13
121. L'ordinateur-exécutant.	13
122. Buts de l'analyse.	14
123. L'analyse descendante.	15
124. Définition des données.	19
125. Définition du traitement.	21
1251. Types de programmes.	21
1252. Objets à définir.	22
1253. Traitement des erreurs.	23
1254. Définition des modules.	24
 13. Codage.	26
131. Choix d'un langage de programmation.	26
1311. Langage d'assemblage.	26
1312. Langages évolués.	28

Systèmes à microprocesseurs

13121. Interprétation et compilation.	29
13122. Le langage FORTRAN.	31
13123. Le langage COBOL.	32
13124. Le langage BASIC.	32
13125. Le langage PASCAL.	34
14. Mise au point et vérification.	37
141. Les catégories d'erreurs.	37
1411. Les erreurs de syntaxe.	38
1412. Les erreurs de sémantique.	38
1413. Les erreurs d'exécution.	38
1414. Les erreurs de logique.	39
142. Vérification des programmes.	39
143. Les aides à la programmation.	41
1431. Edition.	41
1432. Traduction.	42
1433. Editeurs-traducteurs combinés.	43
15. Documentation et maintenance.	45
151. Maintenance.	45
152. Documentation.	46
1521. Documentation externe et interne.	46
1522. Lisibilité d'un programme.	47
 CHAPITRE 2.	
LES COMPOSANTS DES PROGRAMMES.	49

20. Introduction.	49
21. Classification des composants de programmes.	49
22. Les objets des programmes.	50
221. Les types d'objets.	50
222. Les catégories d'objets.	54
2221. Constantes et variables scalaires.	54
2222. Vecteurs, matrices et tableaux.	56
23. Les éléments des programmes.	58
231. Les opérateurs.	58
232. Les expressions.	60
233. Les diagrammes syntaxiques.	61
234. Les instructions.	67
2341. Instructions de déclaration.	67

Systèmes à microprocesseurs

2342.	Instructions de traitement des données.	68
23421.	Instructions d'affectation.	68
23422.	Instructions de lecture de données.	69
23423.	Instructions d'édition de résultats.	72
2343.	Instructions de structuration des programmes.	73
235.	Procédures.	73

CHAPITRE 3

ALGORITHMIQUE :

75

30.	Objectifs de ce chapitre.	75
31.	Les structures de base.	76
311.	La séquence ou enchaînement.	76
312.	Le choix ou décision.	78
3121.	Le choix simple ou binaire: l'alternative.	78
3122.	Le choix multiple: la sélection.	79
313.	La répétition.	81
3131.	Les structures TANT QUE et JUSQU'A.	81
3132.	La répétition "à compteur".	86
314.	Structures emboîtées.	86
32.	Représentations graphiques des algorithmes.	87
321.	Les organigrammes.	88
3211.	Les symboles.	88
3212.	Les relations.	89
3213.	La documentation.	91
3214.	Organigrammes des structures de base.	91
322.	Les graphes en arbres (ou arborescents).	97
3221.	Les arbres des structures de base.	98
3222.	Parcours d'un arbre.	98
3223.	Les arbres dans la méthode descendante.	99
323.	Les graphes NS (Nassi-Schneidermann).	100
324.	Les organigrammes arborescents ou structurés.	101
325.	Exemple de représentations comparées.	103

CHAPITRE 4.
INSTRUCTIONS STRUCTURANTES. 109

40. Introduction.	109
41. Structure SEQUENCE.	110
42. Structure ALTERNATIVE.	110
421. Exemple 1P: SECDEG (PASCAL).	114
422. Exemple 1C (COMAL).	116
423. EXEMPLE 1B (BASIC).	118
43. Structure REPETITION.	123
431. REPETITION de type TANTQUE.	124
4311. Exemple 2P: MOYTANT (PASCAL).	124
4312. Exemple 2C (COMAL).	125
4313. Exemple 2B (BASIC).	125
432. REPETITION de type JUSQUA.	131
4321. Exemple 3P et 3C: MOYJUSQ.	131
4322. Exemple 3B (BASIC).	131
433. REPETITION de type POUR (à compteur).	131
4331. Exemple 4: MOYPOUR.	132
4332. Exemple 5: POURREEL (BASIC).	132
44. Structure SELECTION.	141
441. Exemple 6P: CHIFFRE (PASCAL).	141
442. Exemple 6C (COMAL).	142
443. Structure de SELECTION simulée en BASIC.	143
4431. Simulation avec IF (cond logique) THEN.	143
4432. Simulation avec IF (cond simple) THEN.	143
4433. Simulation avec ON...GOTO.	144
45. Structures emboîtées.	145
46. Conclusions.	147

CHAPITRE 5.
TYPES ET STRUCTURES DE DONNEES. 149

50. Introduction.	149
51. Les données scalaires.	150
511. Déclarations de type.	152
5111. Les instructions de déclaration.	152
5112. En PASCAL COMPAS.	152
5113. En BASIC et en COMAL.	156

Systèmes à microprocesseurs

52. Opérations sur les types numériques.	158
521. En PASCAL COMPAS.	158
522. En BASIC Microsoft.	162
523. En COMAL.	163
524. Fonctions mathématiques comparées.	167
53. Les variables indicées (Tableaux).	168
531. Caractéristiques des tableaux.	168
532. Déclarations de tableaux et de chaînes.	170
5321. En PASCAL COMPAS.	170
5322. En COMAL.	172
5323. En BASIC.	174
533. Références aux éléments de tableaux.	175
5331. En PASCAL COMPAS.	176
5332. En COMAL et BASIC.	178
534. Références aux éléments de chaînes.	178
535. Fonctions de chaînes.	179

CHAPITRE 6

ENREGISTREMENTS ET FICHIERS.

181

60. Introduction.	181
61. Structures hiérarchisées de données.	181
611. Données composites.	181
612. Hiérarchie des enregistrements.	183
613. Enregistrements avec champs variables.	184
62. Les enregistrements en PASCAL COMPAS.	190
621. Enregistrements à champs fixes.	190
6211. Déclarations.	190
6212. Remplissage. Accès aux (sous-)champs.	191
622. Enregistrements à champs variables.	191
623. Tableaux d'enregistrements.	193
63. Les fichiers.	195
631. Notion de fichier informatique.	195
632. Types de fichiers.	196
633. Les systèmes d'exploitation à disques.	197
634. Les opérations sur les fichiers.	198
635. Les fichiers en PASCAL COMPAS.	202
6351. Fichiers à accès direct standards.	202

Systèmes à microprocesseurs

6352. Fichiers à accès direct dynamiques.	208
6353. Fichier texte.	209
636. Les fichiers en BASIC.	211
6361. Création de fichiers.	211
6362. Fichiers à accès direct.	213
63621. Notion et déclaration de champ.	213
63622. Ouverture d'un fichier à accès direct.	214
63623. Ecriture dans un fichier.	215
63624. Lecture dans un fichier.	216
63625. Fermeture d'un fichier.	217
63626. Traitement des valeurs numériques.	217
63627. Fonctions du pointeur de fichier.	218
6363. Fichiers séquentiels.	219

CHAPITRE 7.

COMMUNICATIONS ENTRE UNITES DE PROGRAMMES: SOUS-PROGRAMMES.

221

70. Introduction.	221
71. Notion de sous-programme.	221
711. Types de sous-programmes.	222
712. Procédures et fonctions standards.	223
72. Transfert de données vers/depuis sous-programmes	224
721. Paramètres formels et paramètres réels.	224
722. Transmission des arguments.	224
723. Portée des variables.	226
73. Sous-programmes en PASCAL.	229
731. Procédures en PASCAL.	229
732. Les fonctions en PASCAL.	231
733. Récursivité.	232
74. Sous-programmes en COMAL.	235
741. Procédures en COMAL.	235
742. Fonctions en COMAL.	236
75. Sous-programmes en BASIC.	237
76. Chainage de programmes.	238

CHAPITRE 8.

UN LANGAGE D'ASSEMBLAGE

POUR MICROPROCESSEURS 8080/85 ET Z80.

241

80. Introduction.	241
81. Justifications du langage d'assemblage.	241
82. Les microprocesseurs de la famille 80.	243
83. Analyse d'une ligne de programme source.	246
831. Format d'une ligne.	246
832. Champ étiquette.	248
833. Champ code opération.	250
834. Champ opérandes-adresses.	250
8341. Représentations des valeurs numériques.	251
8342. Opérandes et adresses symboliques.	252
835. Champ commentaires.	253
84. Pseudo-instructions ou directives.	255
841. Directive Origine (ORG).	255
842. Définitions de noms et d'étiquettes (EQU).	256
843. Définitions de données (DEFB, DEFW).	257
844. Réservation d'espace en mémoire (DEFS).	258
845. La directive END.	258
85. Assembleur et assemblage.	259
851. Fonctions d'un assembleur.	259
852. Les modes d'assemblage.	260
853. Les phases de l'assemblage.	261

CHAPITRE 9.

LES MODES D'ADRESSAGE DES MICROPROCESSEURS.

265

90. Introduction.	265
91. Définitions des modes d'adressage.	265
92. Classifications des modes d'adressage.	267
93. Modes d'adressage des processeurs 80/85/Z80.	271
931. Adressage implicite ou par registres.	271
932. Adressage direct.	276
933. Adressage indirect.	277
934. Adressage immédiat.	278
935. Adressage indexé.	279

Systèmes à microprocesseurs

936. Adressage relatif.	280
937. Adressage par page.	280
94. Modifications des indicateurs d'état.	280

CHAPITRE 10: EXEMPLE DE PROGRAMMATION EN LANGAGE D'ASSEMBLAGE 8080/85/Z80. (Interface d'un clavier non codé)	287
--	-----

100. Introduction.	287
101. Données du problème.	287
102. Prescriptions de fonctionnement: algorithme général.	288
103. Détails de la méthode d'interface.	289
1031. Le test d'appui.	289
1032. L'identification d'une touche.	290
1033. Identification d'une ligne ou d'une colonne.	291
1034. Codage par table.	292
1035. Sélection d'une commande par table des adresses des sauts.	292
1036. La routine de temporisation.	297
104. Commentaire du programme source.	299
1041. L'assemblage.	300
10411. L'assembleur ASM de CP/M.	300
10412. L'assembleur MACRO-80.	301
105. La mise au point.	303
106. Le fichier hexadécimal.	305
Listing CLAVIER en code 8080.	306
Listing CLAVIERZ en code Z80.	314

Annexe 1: Jeux d'instructions des processeurs 80/85/Z80 par ordre numérique.	323
Annexe 2: Instructions des processeurs 80/85/Z80 par ordre alphabétique des codes ZILOG	345
Annexe 3: Code ASCII (décimal, hexa, octal)	353
Annexe 4: Mots réservés de PASCAL COMPAS.	355
Annexe 5: Mots réservés de BASIC MICROSOFT 5.0	356
Annexe 6: Mots réservés de COMAL.	358

** FIN DU TOME 4 **

TABLE DES MATIERES DU TOME 5

PERIPHERIQUES: DISQUES ET IMPRIMANTES.

* * * * *

CHAPITRE 0. INTRODUCTION.	1

01. Fonctions des périphériques.	1
02. Types de périphériques.	2
021. Les périphériques d'entrée.	2
022. Les périphériques de sortie.	2
023. Les unités de mémoires de masse.	2
03. Fonction et machine périphérique.	3
04. Les périphériques des microordinateurs.	4
05. Objectifs de ce cours.	5
06. Plan du cours.	6

PREMIERE PARTIE: STOCKAGE DE DONNEES EN MASSE.

CHAPITRE 1.	
PRINCIPES PHYSIQUES DU STOCKAGE EN MASSE.	7

10. Motivations du stockage en masse.	7
11. Principes physiques du stockage magnétique.	11
111. Le ferromagnétisme.	11
1111. Rappels sur la structure atomique de la matière.	11
1112. Aimants électroniques.	16
1113. Théorie des domaines magnétiques.	19
1114. Hystérésis.	22
1115. Ferromagnétisme et température.	24

Systèmes à microprocesseurs.

112. Les matériaux pour l'enregistrement en masse.	27
1121. Qualités des matériaux magnétiques.	27
1122. Les ferrites.	30
12. Techniques du stockage magnétique.	32
121. Classification des techniques.	32
122. Opération d'enregistrement (ou écriture).	33
1221. Description du dispositif.	33
1222. Enregistrement (quasi-)statique.	38
1223. Enregistrement dynamique.	35
12231. Cas d'un courant magnétisant impulsionnel.	40
12232. Cas d'un courant magnétisant en créneaux.	41
123. Opération de lecture.	43
13. Sensibilité de la détection.	46
14. Limitations des dispositifs classiques.	48
141. Effet d'encombrement (Bit Crowding).	49
142. Largeur des zones de transition.	52
143. Epaisseur de la couche magnétique.	52
144. Composante verticale du champ magnétisant.	53

CHAPITRE 2. LES CODES D'ENREGISTREMENT. 55

21. Problèmes posés par la lecture.	55
211. Localisation des informations.	55
212. Interprétation du signal détecté.	56
22. Bandes et disques.	57
23. Les codes.	58
231. Qualités des codes.	59
24. Description des principaux codes.	63
241. Le code RZ (Retour à Zéro).	63
242. Le code NRZ (Non Retour à Zéro).	65
243. Le code NRZI (Non Retour à Zéro avec Inversion).	66
244. Le code PE (Phase Encoding).	67
245. Le code DF ou FM (Double Fréquence).	68
246. Le code MFM (Modulation de Fréquence Modifiée).	69
247. Le codage par groupes (GCR).	73

Systèmes à microprocesseurs.

25. Les caractères de contrôle (CRC).	74
251. But des caractères de contrôle.	74
252. Technique des caractères de contrôle.	74
253. Contrôle par parité et Checksum.	74
254. Contrôle par caractère CRC.	75
2541. Définition du contrôle polynomial.	76
2542. Arithmétique modulo 2.	77
2543. Règles de calcul du caractère de CRC. Exemple.	80
2544. Vérification par CRC.	81
2545. Circuits générateurs de caractère de CRC.	82

CHAPITRE 3.

LES DISQUES SOUPLES OU DISQUETTES.

87

30 - Introduction.	87
31 - Les disques souples.	88
311 - Description des disquettes.	88
312 - Les caractéristiques d'enregistrement.	97
3121 - Densité de pistes.	97
3122 - Densité de transitions magnétiques.	98
3123 - Densité d'informations.	102
31231 - Enregistrement en FM: simple densité.	103
31232 - Enregistrement en MFM: double densité.	104
313 - Les formats des disquettes.	106
3131 - La sectorisation.	110
3132 - Les formats en sectorisation logicielle.	111
31321 - Les champs de données.	112
31322 - Les champs identificateurs.	113
31323 - Les marques d'adresse.	114
31324 - Les intervalles tampons (Gaps).	121
3133 - Capacités et taux d'utilisation.	122
3134 - Organisation des données sur disquettes.	124
314 - Les unités à disquettes (Diskette Drives).	126
3141 - Dimensions des unités.	126
3142 - Les dispositifs d'entraînement du disque.	131
3143 - Les dispositifs de positionnement de la tête.	132

Systèmes à microprocesseurs.

31431 - Le positionneur de tête à came en spirale.	132
31432 - Le positionneur à vis hélicoidale.	133
31433 - Le positionneur à bande d'acier.	133
3144 - Les dispositifs de chargement de(s) tête(s).	136
3145 - Les têtes magnétiques.	140
31451 - Le noyau d'écriture/lecture.	140
31452 - Le support articulé.	143
31453 - Les noyaux d'effacement latéral.	143
31454 - Tolérances de positionnement.	144
3146 - Les caractéristiques de vitesse.	146
31461 - Le temps d'accès.	146
31462 - La vitesse de transfert.	147
315 - Types d'erreurs et taux d'erreurs.	148
3151 - Les erreurs soft.	148
3152 - Les erreurs hard.	148
3153 - Les erreurs de recherche de piste.	150
3154 - Réduction des erreurs soft.	150
31541 - Causes de décalage des bits.	150
31542 - Compensation des décalages.	151
31543 - Séparation des données.	152
316 - La fiabilité.	154
317 - Les interfaces.	154
3171 - Cas des mini-disquettes.	155
3172 - Cas des disquettes.	159
318 - Fabrication et certification	162
3181 - Fabrication.	162
3182 - Certification des disquettes.	162
3183 - Précautions de manipulations.	163
319 - Nouveautés et tendances.	166
3191 - Les micro-disquettes (Diamètre < 4").	166
3192 - Le disque souple sur coussin d'air.	171
3193 - Cartouche à disquettes multiples.	173

CHAPITRE 4.
CONTROLEUR DE DISQUE SOUPLE (FDC). 175

40 - Introduction	175
41 - Les fonctions du FDC 8272.	175
411 - Définition des broches du FDC 8272	178
42 - Le fonctionnement du FDC 8272	181
421 - Opérations en trois phases.	181
422 - Les modes Non-DMA et DMA.	182
423 - Les commandes du 8272.	183
4231 - Initialiser (SPECIFY).	184
4232 - Lecture de données, valides ou périmées.	185
4233 - Ecriture de données, valides ou périmées.	187
4234 - Lire une piste.	188
4235 - Lire un identificateur.	189
4236 - Les commandes de recherche (SCAN).	189
4237 - Formater une piste.	190
4238 - Recherche de piste (SEEK).	191
4229 - Retour à piste zéro (RECALIBRATE).	191
42310 - Tests d'état.	192
4241 - Codes invalides.	193

CHAPITRE 5.
LES DISQUES TYPE WINCHESTER. 207

50 - Origine de la technologie Winchester.	207
51 - Caractéristiques de la technologie Winchester.	214
52 - Avantages de la technologie Winchester.	215
53 - Sous-ensembles d'une unité Winchester.	219
531 - Les plateaux.	219
5311 - Entraînement des plateaux.	220
532 - Les têtes de lecture/écriture.	223
533 - Les dispositifs de positionnement des têtes.	224
534 - L'asservissement suiveur de piste.	228
5341 - Nécessité d'un asservissement.	228
5342 - Asservissement avec face réservée.	230
53421 - Codes des informations d'asservissement.	230

Systèmes à microprocesseurs.

5343 - Asservissement entralacé (Embedded servo).	233
53431 - Contrôle par pistes extrêmes (ID-OD).	237
53432 - Données de contrôle dans le code de formatage	237
535 - Le système de ventilation.	242
536 - Les interfaces.	245
54 - Les formats.	247
55 - La sauvegarde (Backup).	248
56 - Le disque Winchester de 3"9.	249
561 - Description de l'unité à cartouche amovible.	250
562 - La couche magnétique.	256
563 - L'asservissement des têtes.	257

CHAPITRE 6.

LES SUPPORTS A BANDE MAGNETIQUE.	259
----------------------------------	-----

60 - Introduction.	259
61 - Critères de sélection d'un système à bande.	259
62 - Les différents types de bandes.	260
621 - Les cassettes.	260
622 - Les cartouches (Cartridges).	261
623 - Les bobines (Reel).	262
63 - Modes d'emploi des bandes.	263
631 - Le mode marche-arrêt.	263
632 - Le mode en continu (Streaming).	268
64 - Le problème de l'intégrité des données.	269
641 - La sauvegarde ou copie de sécurité.	269
642 - La vérification de l'écriture.	271
65 - Sauvegarde des disques Winchester.	272
66 - L'avenir du stockage de masse.	275
661 - Les procédés de dépôt des couches.	275
662 - Les couches métalliques en film mince.	281
663 - L'enregistrement vertical ou perpendiculaire.	282
67 - Le procédé thermo-opto-magnétique.	283
68 - Le disque optique.	287

DEUXIEME PARTIE: LES IMPRIMANTES.

CHAPITRE 7.
CARACTERISTIQUES DES IMPRIMANTES. 289

70. Introduction.	289
71. Les parties constituant d'une imprimante.	290
72. Les technologies d'impression.	291
721. Impression avec ou sans impact.	293
7211. Impression par impact.	293
7212. Impression sans impact.	293
7221. L'impression avec caractères massifs.	294
7222. L'impression par matrices de points.	294
723. L'impression au caractère ou à la ligne.	295
73. Les critères de performances des imprimantes.	295
731. La qualité du texte imprimé.	296
7311. Eléments relatifs aux positions des caractères.	296
7312. Eléments relatifs aux caractères individuels.	298
732. La densité d'impression horizontale.	300
733. La densité d'impression verticale.	301
734. La vitesse d'impression.	301
735. La vitesse de montée du papier.	301
736. Les modes d'alimentation en papier.	302
737. Le bruit.	302
738. Divers.	302

CHAPITRE 8
IMPRIMANTES A IMPACT. 303

80. Les imprimantes à caractères massifs.	303
81. Les imprimantes à cylindre et à sphère.	303
82. Les imprimantes à disque: marguerite ou tulipe.	304
83. Les imprimantes à train, chaîne ou bande.	305
84. Les imprimantes à tambour.	307
85. L'actionnement des marteaux.	308
86. Inconvénients des imprimantes à caractères massifs.	318

Systèmes à microprocesseurs.

87. Les imprimantes à aiguilles.	320
871. Décomposition matricielle des caractères.	320
872. Modes d'impression: au caractère ou à la ligne.	331
8721. Dispositifs pour impression au caractère.	331
8722. Têtes à aiguilles pour impression au caractère.	332
8723. Le compromis vitesse-densité.	333
87231. Densité horizontale.	333
87232. Densité verticale.	335
88. Imprimantes en mode ligne.	337
881. Exemple de fonctionnement.	337
822. Imprimante à peigne.	343
89. Possibilités graphiques des imprimantes à aiguilles.	345
810. Avantages de l'impression par points.	346

CHAPITRE 9

AUTRES TECHNOLOGIES D'IMPRESSION. 349

91. Imprimantes thermiques.	349
911. Principes de l'impression thermique.	349
912. Le papier thermosensible.	349
913. Les têtes d'impression thermique.	350
9131. Têtes en films épais.	350
9132. Têtes à film mince.	351
9133. Têtes à semiconducteurs.	355
914. Configurations des têtes thermiques.	355
915. Comportement thermique des têtes.	360
916. La commande électronique des points chauffants.	360
917. Avantages et inconvénients des imprimantes thermiques.	362
920. L'impression par jet d'encre.	364
921. Les avantages de l'impression par jet d'encre.	364
922. Variantes des technologies à jet d'encre.	364
9221. Le procédé électrostatique à jet continu.	365
9222. Le procédé électromagnétique à jet continu.	368
9223. L'impression électrostatique binaire.	369
9224. L'impression au goutte à goutte.	370

Systèmes à microprocesseurs.

9225. L'impression à poudre ("encre sèche").	371
93. L'impression électrostatique.	372

CHAPITRE 10.	
LES AUTRES DISPOSITIFS.	381

101. Entraînement du chariot.	381
102. Le ruban encreur.	382
1021. Types de rubans.	382
1022. Configurations de rubans.	383
1023. Les rubans en couleurs.	384
103. L'alimentation en papier.	385
104. L'interface de connexion avec ordinateur.	386
105. La commande électronique.	397

** FIN DU TOME 5 **

En préparation (pour 1985):

TOME 6 - LES SYSTEMES D'EXPLOITATION.